-
Notifications
You must be signed in to change notification settings - Fork 1.5k
/
Copy pathdgemm_kernel_4x4_vfpv3.S
1503 lines (1013 loc) · 22.5 KB
/
dgemm_kernel_4x4_vfpv3.S
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999
1000
/***************************************************************************
Copyright (c) 2013, The OpenBLAS Project
All rights reserved.
Redistribution and use in source and binary forms, with or without
modification, are permitted provided that the following conditions are
met:
1. Redistributions of source code must retain the above copyright
notice, this list of conditions and the following disclaimer.
2. Redistributions in binary form must reproduce the above copyright
notice, this list of conditions and the following disclaimer in
the documentation and/or other materials provided with the
distribution.
3. Neither the name of the OpenBLAS project nor the names of
its contributors may be used to endorse or promote products
derived from this software without specific prior written permission.
THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
ARE DISCLAIMED. IN NO EVENT SHALL THE OPENBLAS PROJECT OR CONTRIBUTORS BE
LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL
DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,
OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE
USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
*****************************************************************************/
/**************************************************************************************
* 2013/11/23 Saar
* BLASTEST : OK
* CTEST : OK
* TEST : OK
*
*
* 2013/10/11 Saar
* UNROLL_N 4
* UNROLL_M 4
* DGEMM_P 128
* DGEMM_Q 96
* DGEMM_R 512
* A_PRE 96
* B_PRE 96
* C_PRE 64
*
* Performance on Odroid U2:
*
* 1 Core: 1.57 GFLOPS ATLAS: 1.59 GFLOPS
* 2 Cores: 3.14 GFLOPS ATLAS: 3.16 GFLOPS
* 3 Cores: 4.56 GFLOPS ATLAS: 4.60 GFLOPS
* 4 Cores: 5.82 GFLOPS ATLAS: 5.41 GFLOPS
**************************************************************************************/
#define ASSEMBLER
#include "common.h"
#define STACKSIZE 256
#define OLD_M r0
#define OLD_N r1
#define OLD_K r2
#define OLD_A r3
#define OLD_ALPHA d0
/******************************************************
* [fp, #-128] - [fp, #-64] is reserved
* for store and restore of floating point
* registers
*******************************************************/
#define LDC [fp, #-252 ]
#define M [fp, #-256 ]
#define N [fp, #-260 ]
#define K [fp, #-264 ]
#define A [fp, #-268 ]
#define FP_ZERO [fp, #-240]
#define FP_ZERO_0 [fp, # -240]
#define FP_ZERO_1 [fp, # -236]
#define ALPHA [fp, #-280]
#if !defined(__ARM_PCS_VFP)
#define OLD_ALPHA_SOFTFP [fp, #4]
#define OLD_A_SOFTFP [fp, #12 ]
#define B [fp, #16 ]
#define C [fp, #20 ]
#define OLD_LDC [fp, #24 ]
#else
#define B [fp, #4 ]
#define C [fp, #8 ]
#define OLD_LDC [fp, #12 ]
#endif
#define I r0
#define J r1
#define L r2
#define AO r5
#define BO r6
#define CO1 r8
#define CO2 r9
#define K1 r7
#define BC r12
#define A_PRE 96
#define B_PRE 96
#define C_PRE 64
/**************************************************************************************
* Macro definitions
**************************************************************************************/
.macro INIT4x4
fldd d16, FP_ZERO
vmov.f64 d17, d16
vmov.f64 d18, d16
vmov.f64 d19, d16
vmov.f64 d20, d16
vmov.f64 d21, d16
vmov.f64 d22, d16
vmov.f64 d23, d16
vmov.f64 d24, d16
vmov.f64 d25, d16
vmov.f64 d26, d16
vmov.f64 d27, d16
vmov.f64 d28, d16
vmov.f64 d29, d16
vmov.f64 d30, d16
vmov.f64 d31, d16
.endm
.macro KERNEL4x4_I
pld [ BO , #B_PRE ]
fldd d8 , [ BO ]
fldd d0 , [ AO ]
pld [ AO , #A_PRE ]
fldd d1 , [ AO, #8 ]
fmuld d16 , d0, d8
fldd d2 , [ AO, #16 ]
fmuld d17 , d1, d8
fldd d3 , [ AO, #24 ]
fmuld d18 , d2, d8
fldd d9 , [ BO, #8 ]
fmuld d19 , d3, d8
fldd d10, [ BO, #16 ]
fmuld d20 , d0, d9
fldd d11, [ BO, #24 ]
fmuld d21 , d1, d9
add BO , BO, #32
add AO , AO, #32
fmuld d22 , d2, d9
pld [ BO , #B_PRE ]
fldd d12, [ BO ]
fmuld d23 , d3, d9
pld [ AO , #A_PRE ]
fldd d4 , [ AO, #0 ]
fmuld d24 , d0, d10
fldd d5 , [ AO, #8 ]
fmuld d25 , d1, d10
fldd d6 , [ AO, #16 ]
fmuld d26 , d2, d10
fldd d7 , [ AO, #24 ]
fmuld d27 , d3, d10
fldd d13, [ BO, #8 ]
fmuld d28 , d0, d11
fldd d14, [ BO, #16 ]
fmuld d29 , d1, d11
fldd d15, [ BO, #24 ]
fmuld d30 , d2, d11
fmuld d31 , d3, d11
.endm
.macro KERNEL4x4_M2
fmacd d16 , d4, d12
pld [ AO , #A_PRE+32 ]
fmacd d17 , d5, d12
fldd d0 , [ AO , #32 ]
fmacd d18 , d6, d12
pld [ BO , #B_PRE+32 ]
fmacd d19 , d7, d12
fldd d8 , [ BO , #32 ]
fmacd d20 , d4, d13
fldd d1 , [ AO, #40 ]
fmacd d21 , d5, d13
fldd d2 , [ AO, #48 ]
fmacd d22 , d6, d13
fldd d3 , [ AO, #56 ]
fmacd d23 , d7, d13
fmacd d24 , d4, d14
fmacd d25 , d5, d14
fldd d9 , [ BO, #40 ]
fmacd d26 , d6, d14
fldd d10, [ BO, #48 ]
fmacd d27 , d7, d14
fldd d11, [ BO, #56 ]
fmacd d28 , d4, d15
fmacd d29 , d5, d15
add AO , AO, #64
fmacd d30 , d6, d15
add BO , BO, #64
fmacd d31 , d7, d15
.endm
.macro KERNEL4x4_M1
fmacd d16 , d0, d8
pld [ AO , #A_PRE ]
fmacd d17 , d1, d8
fldd d4 , [ AO ]
fmacd d18 , d2, d8
pld [ BO , #B_PRE ]
fmacd d19 , d3, d8
fldd d12, [ BO ]
fmacd d20 , d0, d9
fldd d5 , [ AO, #8 ]
fmacd d21 , d1, d9
fldd d6 , [ AO, #16 ]
fmacd d22 , d2, d9
fldd d7 , [ AO, #24 ]
fmacd d23 , d3, d9
fmacd d24 , d0, d10
fmacd d25 , d1, d10
fldd d13, [ BO, #8 ]
fmacd d26 , d2, d10
fldd d14, [ BO, #16 ]
fmacd d27 , d3, d10
fldd d15, [ BO, #24 ]
fmacd d28 , d0, d11
fmacd d29 , d1, d11
fmacd d30 , d2, d11
fmacd d31 , d3, d11
.endm
.macro KERNEL4x4_E
fmacd d16 , d4, d12
fmacd d17 , d5, d12
add BO , BO, #32
add AO , AO, #32
fmacd d18 , d6, d12
fmacd d19 , d7, d12
fmacd d20 , d4, d13
fmacd d21 , d5, d13
fmacd d22 , d6, d13
fmacd d23 , d7, d13
fmacd d24 , d4, d14
fmacd d25 , d5, d14
fmacd d26 , d6, d14
fmacd d27 , d7, d14
fmacd d28 , d4, d15
fmacd d29 , d5, d15
fmacd d30 , d6, d15
fmacd d31 , d7, d15
.endm
.macro KERNEL4x4_SUB
fldd d8 , [ BO ]
pld [ BO , #B_PRE ]
fldd d0 , [ AO ]
pld [ AO , #A_PRE ]
fldd d1 , [ AO, #8 ]
fmacd d16 , d0, d8
fldd d2 , [ AO, #16 ]
fmacd d17 , d1, d8
fldd d3 , [ AO, #24 ]
fmacd d18 , d2, d8
fldd d9 , [ BO, #8 ]
fmacd d19 , d3, d8
fldd d10, [ BO, #16 ]
fmacd d20 , d0, d9
fldd d11, [ BO, #24 ]
fmacd d21 , d1, d9
fmacd d22 , d2, d9
fmacd d23 , d3, d9
fmacd d24 , d0, d10
fmacd d25 , d1, d10
fmacd d26 , d2, d10
fmacd d27 , d3, d10
fmacd d28 , d0, d11
fmacd d29 , d1, d11
add AO , AO, #32
fmacd d30 , d2, d11
add BO , BO, #32
fmacd d31 , d3, d11
.endm
.macro SAVE4x4
pld [ CO1 , #C_PRE ]
ldr r3 , LDC
add CO2 , CO1, r3
fldd d0, ALPHA
add r4 , CO2, r3
pld [ CO2 , #C_PRE ]
vldmia.f64 CO1, { d8 - d11 }
pld [ r4 , #C_PRE ]
fmacd d8 , d0 , d16
fldd d12, [CO2]
fmacd d9 , d0 , d17
fldd d13, [CO2, #8 ]
fmacd d10, d0 , d18
fldd d14, [CO2, #16 ]
fmacd d11, d0 , d19
fldd d15, [CO2, #24 ]
fmacd d12, d0 , d20
fstd d8 , [CO1]
fmacd d13, d0 , d21
fstd d9 , [CO1, #8 ]
fmacd d14, d0 , d22
fstd d10, [CO1, #16 ]
fmacd d15, d0 , d23
fstd d11, [CO1, #24 ]
vldmia.f64 r4, { d8 - d11 }
fmacd d8 , d0 , d24
fstd d12, [CO2]
fmacd d9 , d0 , d25
fstd d13, [CO2, #8 ]
fmacd d10, d0 , d26
fstd d14, [CO2, #16 ]
fmacd d11, d0 , d27
fstd d15, [CO2, #24 ]
add CO2, r4 , r3
pld [ CO2 , #C_PRE ]
vldmia.f64 CO2, { d12 - d15 }
fstd d8 , [r4 ]
fmacd d12, d0 , d28
fstd d9 , [r4 , #8 ]
fmacd d13, d0 , d29
fstd d10, [r4 , #16 ]
fmacd d14, d0 , d30
fstd d11, [r4 , #24 ]
fmacd d15, d0 , d31
vstmia.f64 CO2, { d12 - d15 }
add CO1, CO1, #32
.endm
/******************************************************************************/
.macro INIT2x4
fldd d16, FP_ZERO
vmov.f64 d17, d16
vmov.f64 d20, d16
vmov.f64 d21, d16
vmov.f64 d24, d16
vmov.f64 d25, d16
vmov.f64 d28, d16
vmov.f64 d29, d16
.endm
.macro KERNEL2x4_SUB
fldd d8 , [ BO ]
fldd d9 , [ BO, #8 ]
fldd d10, [ BO, #16 ]
fldd d11, [ BO, #24 ]
fldd d0 , [ AO ]
fldd d1 , [ AO, #8 ]
fmacd d16 , d0, d8
fmacd d17 , d1, d8
fmacd d20 , d0, d9
fmacd d21 , d1, d9
fmacd d24 , d0, d10
fmacd d25 , d1, d10
fmacd d28 , d0, d11
fmacd d29 , d1, d11
add AO , AO, #16
add BO , BO, #32
.endm
.macro SAVE2x4
ldr r3 , LDC
add CO2 , CO1, r3
add r4 , CO2, r3
fldd d0, ALPHA
fldd d8 , [CO1]
fldd d9 , [CO1, #8 ]
fmacd d8 , d0 , d16
fmacd d9 , d0 , d17
fstd d8 , [CO1]
fstd d9 , [CO1, #8 ]
fldd d12, [CO2]
fldd d13, [CO2, #8 ]
fmacd d12, d0 , d20
fmacd d13, d0 , d21
fstd d12, [CO2]
fstd d13, [CO2, #8 ]
fldd d8 , [r4 ]
fldd d9 , [r4 , #8 ]
fmacd d8 , d0 , d24
fmacd d9 , d0 , d25
fstd d8 , [r4 ]
fstd d9 , [r4 , #8 ]
add CO2, r4 , r3
fldd d12, [CO2]
fldd d13, [CO2, #8 ]
fmacd d12, d0 , d28
fmacd d13, d0 , d29
fstd d12, [CO2]
fstd d13, [CO2, #8 ]
add CO1, CO1, #16
.endm
/******************************************************************************/
.macro INIT1x4
fldd d16, FP_ZERO
vmov.f64 d20, d16
vmov.f64 d24, d16
vmov.f64 d28, d16
.endm
.macro KERNEL1x4_SUB
fldd d8 , [ BO ]
fldd d9 , [ BO, #8 ]
fldd d10, [ BO, #16 ]
fldd d11, [ BO, #24 ]
fldd d0 , [ AO ]
fmacd d16 , d0, d8
fmacd d20 , d0, d9
fmacd d24 , d0, d10
fmacd d28 , d0, d11
add AO , AO, #8
add BO , BO, #32
.endm
.macro SAVE1x4
ldr r3 , LDC
add CO2 , CO1, r3
add r4 , CO2, r3
fldd d0, ALPHA
fldd d8 , [CO1]
fmacd d8 , d0 , d16
fstd d8 , [CO1]
fldd d12, [CO2]
fmacd d12, d0 , d20
fstd d12, [CO2]
fldd d8 , [r4 ]
fmacd d8 , d0 , d24
fstd d8 , [r4 ]
add CO2, r4 , r3
fldd d12, [CO2]
fmacd d12, d0 , d28
fstd d12, [CO2]
add CO1, CO1, #8
.endm
/******************************************************************************/
/******************************************************************************/
.macro INIT4x2
fldd d16, FP_ZERO
vmov.f64 d17, d16
vmov.f64 d18, d16
vmov.f64 d19, d16
vmov.f64 d20, d16
vmov.f64 d21, d16
vmov.f64 d22, d16
vmov.f64 d23, d16
.endm
.macro KERNEL4x2_SUB
fldd d8 , [ BO ]
fldd d9 , [ BO, #8 ]
fldd d0 , [ AO ]
fldd d1 , [ AO, #8 ]
fldd d2 , [ AO, #16 ]
fldd d3 , [ AO, #24 ]
fmacd d16 , d0, d8
fmacd d17 , d1, d8
fmacd d18 , d2, d8
fmacd d19 , d3, d8
fmacd d20 , d0, d9
fmacd d21 , d1, d9
fmacd d22 , d2, d9
fmacd d23 , d3, d9
add AO , AO, #32
add BO , BO, #16
.endm
.macro SAVE4x2
ldr r3 , LDC
add CO2 , CO1, r3
fldd d0, ALPHA
fldd d8 , [CO1]
fldd d9 , [CO1, #8 ]
fldd d10, [CO1, #16 ]
fldd d11, [CO1, #24 ]
fmacd d8 , d0 , d16
fmacd d9 , d0 , d17
fmacd d10, d0 , d18
fmacd d11, d0 , d19
fstd d8 , [CO1]
fstd d9 , [CO1, #8 ]
fstd d10, [CO1, #16 ]
fstd d11, [CO1, #24 ]
fldd d12, [CO2]
fldd d13, [CO2, #8 ]
fldd d14, [CO2, #16 ]
fldd d15, [CO2, #24 ]
fmacd d12, d0 , d20
fmacd d13, d0 , d21
fmacd d14, d0 , d22
fmacd d15, d0 , d23
fstd d12, [CO2]
fstd d13, [CO2, #8 ]
fstd d14, [CO2, #16 ]
fstd d15, [CO2, #24 ]
add CO1, CO1, #32
.endm
/******************************************************************************/
.macro INIT2x2
fldd d16, FP_ZERO
vmov.f64 d17, d16
vmov.f64 d20, d16
vmov.f64 d21, d16
.endm
.macro KERNEL2x2_SUB
fldd d8 , [ BO ]
fldd d9 , [ BO, #8 ]
fldd d0 , [ AO ]
fldd d1 , [ AO, #8 ]
fmacd d16 , d0, d8
fmacd d17 , d1, d8
fmacd d20 , d0, d9
fmacd d21 , d1, d9
add AO , AO, #16
add BO , BO, #16
.endm
.macro SAVE2x2
ldr r3 , LDC
add CO2 , CO1, r3
fldd d0, ALPHA
fldd d8 , [CO1]
fldd d9 , [CO1, #8 ]
fmacd d8 , d0 , d16
fmacd d9 , d0 , d17
fstd d8 , [CO1]
fstd d9 , [CO1, #8 ]
fldd d12, [CO2]
fldd d13, [CO2, #8 ]
fmacd d12, d0 , d20
fmacd d13, d0 , d21
fstd d12, [CO2]
fstd d13, [CO2, #8 ]
add CO1, CO1, #16
.endm
/******************************************************************************/
.macro INIT1x2
fldd d16, FP_ZERO
vmov.f64 d20, d16
.endm
.macro KERNEL1x2_SUB
fldd d8 , [ BO ]
fldd d9 , [ BO, #8 ]
fldd d0 , [ AO ]
fmacd d16 , d0, d8
fmacd d20 , d0, d9
add AO , AO, #8
add BO , BO, #16
.endm
.macro SAVE1x2
ldr r3 , LDC
add CO2 , CO1, r3
fldd d0, ALPHA
fldd d8 , [CO1]
fmacd d8 , d0 , d16
fstd d8 , [CO1]
fldd d12, [CO2]
fmacd d12, d0 , d20
fstd d12, [CO2]
add CO1, CO1, #8
.endm
/******************************************************************************/
/******************************************************************************/
.macro INIT4x1
fldd d16, FP_ZERO
vmov.f64 d17, d16
vmov.f64 d18, d16
vmov.f64 d19, d16
.endm
.macro KERNEL4x1_SUB
fldd d8 , [ BO ]
fldd d0 , [ AO ]
fldd d1 , [ AO, #8 ]
fldd d2 , [ AO, #16 ]
fldd d3 , [ AO, #24 ]
fmacd d16 , d0, d8
fmacd d17 , d1, d8
fmacd d18 , d2, d8
fmacd d19 , d3, d8
add AO , AO, #32
add BO , BO, #8
.endm
.macro SAVE4x1
fldd d0, ALPHA
fldd d8 , [CO1]
fldd d9 , [CO1, #8 ]
fldd d10, [CO1, #16 ]
fldd d11, [CO1, #24 ]
fmacd d8 , d0 , d16
fmacd d9 , d0 , d17
fmacd d10, d0 , d18
fmacd d11, d0 , d19
fstd d8 , [CO1]
fstd d9 , [CO1, #8 ]
fstd d10, [CO1, #16 ]
fstd d11, [CO1, #24 ]
add CO1, CO1, #32
.endm
/******************************************************************************/
.macro INIT2x1
fldd d16, FP_ZERO
vmov.f64 d17, d16
.endm
.macro KERNEL2x1_SUB
fldd d8 , [ BO ]
fldd d0 , [ AO ]
fldd d1 , [ AO, #8 ]
fmacd d16 , d0, d8
fmacd d17 , d1, d8
add AO , AO, #16
add BO , BO, #8
.endm
.macro SAVE2x1
fldd d0, ALPHA
fldd d8 , [CO1]
fldd d9 , [CO1, #8 ]
fmacd d8 , d0 , d16
fmacd d9 , d0 , d17
fstd d8 , [CO1]
fstd d9 , [CO1, #8 ]
add CO1, CO1, #16
.endm
/******************************************************************************/
.macro INIT1x1
fldd d16, FP_ZERO
.endm
.macro KERNEL1x1_SUB
fldd d8 , [ BO ]
fldd d0 , [ AO ]
fmacd d16 , d0, d8
add AO , AO, #8
add BO , BO, #8
.endm
.macro SAVE1x1
fldd d0, ALPHA
fldd d8 , [CO1]
fmacd d8 , d0 , d16
fstd d8 , [CO1]
add CO1, CO1, #8
.endm
/**************************************************************************************
* End of macro definitions
**************************************************************************************/
PROLOGUE
.align 5
push {r4 - r9, fp}
add fp, sp, #24
sub sp, sp, #STACKSIZE // reserve stack
#if !defined(__ARM_PCS_VFP)
vldr OLD_ALPHA, OLD_ALPHA_SOFTFP
ldr OLD_A, OLD_A_SOFTFP
#endif
str OLD_M, M
str OLD_N, N
str OLD_K, K
str OLD_A, A
vstr OLD_ALPHA, ALPHA
movs r4, #0
str r4, FP_ZERO
str r4, FP_ZERO_1
sub r3, fp, #128
vstm r3, { d8 - d15} // store floating point registers
ldr r3, OLD_LDC
lsl r3, r3, #3 // ldc = ldc * 8
str r3, LDC
ldr K1, K
ldr BC, B
ldr J, N
asrs J, J, #2 // J = J / 4
ble dgemm_kernel_L2_BEGIN
dgemm_kernel_L4_BEGIN:
ldr CO1, C // CO1 = C
ldr r4 , LDC
lsl r4 , r4 , #2 // LDC * 4
add r3 , r4, CO1
str r3 , C // store C
ldr AO, A // AO = A
pld [AO , #A_PRE-64]
pld [AO , #A_PRE-32]
dgemm_kernel_L4_M4_BEGIN:
ldr I, M
asrs I, I, #2 // I = I / 4
ble dgemm_kernel_L4_M2_BEGIN
dgemm_kernel_L4_M4_20:
mov BO, BC
asrs L , K1, #3 // L = L / 8
cmp L , #2
blt dgemm_kernel_L4_M4_32
KERNEL4x4_I
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
subs L, L, #2
ble dgemm_kernel_L4_M4_22a
.align 5
dgemm_kernel_L4_M4_22:
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
subs L, L, #1
bgt dgemm_kernel_L4_M4_22
dgemm_kernel_L4_M4_22a:
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_E
b dgemm_kernel_L4_M4_44
dgemm_kernel_L4_M4_32:
tst L, #1
ble dgemm_kernel_L4_M4_40
KERNEL4x4_I
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2
KERNEL4x4_M1
KERNEL4x4_M2