姓名標示-相同方式分享 3.0 台灣 (CC BY-SA 3.0 TW)
姓名標示-相同方式分享 4.0 國際 (CC BY-SA 4.0)
MIT License
吳晨知 著
#E87A90: 需要達成共識。#876633: 需要獲得幫助。#1B813E: 改進與進步。#E83015: 需要修正問題。#33A6B8: 發展領域。#009966: 重要基礎元件。#6699cc: 參考書籍。#ed9121: 與現實關聯性。
forked from Multimedia-Processing/Digital-Logic-Design
-
Notifications
You must be signed in to change notification settings - Fork 0
透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。目前將開發轉移到GitLab，因為可以呈現數學與MUL圖。
License
MaxCYCHEN/Digital-Logic-Design
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。目前將開發轉移到GitLab，因為可以呈現數學與MUL圖。
Resources
License
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published
Languages
- Verilog 72.8%
- C 8.2%
- Assembly 7.9%
- Scilab 3.3%
- VHDL 3.0%
- Makefile 1.5%
- Other 3.3%